- 数字电路及其应用复习资料
- 发布日期时间：2007-1-14 来源：网络 点击数： 作者：佚名
电路及其应用（十二）
1999年电子报第27期
2.三态输出与非门和集成三态R－S锁存触发器。
（1）三态输出与非门。又称三态门，它与一般的与非门不同，其输入、输出除了具有与非门的功能外，还可以出现第三种状态——高阻状态（或称禁止态）。三态门的逻辑符号如图41所示，当EN端接“0”（或“1”）电平时，三态门按照与非门逻辑工作；当EN端接“1”（或“0”）电平时，三态门截止，这时若从输出端看进去，它处于高阻状态，所以称EN端为控制端（又称使能端）。在计算机电路中，常把A、B端叫做数据输入端；还把EN端接“0”（或“1”）时叫三态门的工作状态——高阻状态。至于EN端该接“1”或“0”，才能使它成高阻状态？这由给定型号集成电路的真值表而定，读者无需硬记。
在计算机（包括单片机）中，三态电路很有用处，用它可在一根导线上轮流（输入/输出）传送多个不同的数据信号或控制信号，如图42所示。通常把图中接受三个门的AB线叫做总线（又称母线）。
若令EN1、EN2和EN3分时地接“0”（或“1”）电平时，则AB、CD、EF的三组数据就会轮流地按与非门关系送到总线AB上，达到用一根总线传输（输入/输出）三组信号目的。
（2）三态R－S锁存触发器CD4044将三态输出的与非门接成R－S触发器，就构成了具有三态的锁存触发器，如集成电路CD4044.CD4044是16引脚的IC，内含4个三态R－S触发器，其引脚功能如图43所示。图中的EN端是各R－S触发器共同的三态控制端（“0”电平禁止）；S、R代表各自的R－S触发器的输入端，Q1～Q4代表各触发器的输出端，触发器的Q端均未引出。附表是CD4044的真值表。从表中看出它与上次连载中的R－S与非门触发器的真值表相比，除多了一个控制端EN外，均完全相同，只需把EN端接高电平，该IC就是含有四个R－S与非门触发器的集成电路。注意：用或非门也可以构成三态R－S锁存触发器，如集成电路CD4043.图44是用CD4044设计的报警器电路。AB线是用户设置的防盗线（用漆包线组成）。用该线把需防盗的区域围起来。图中绘出的R－S触发器是指CD4044内部电路的原理而非实际的完整电路。图中S1端通过电阻R2高电平（“1”），但由于AB线的短路使S1处于“0”电平，R1端通过电阻R1接“0”电平，EN端（三态）接高电平使CD4044按照R－S触发器的逻辑工作。电容器C是开机时，使R1端置“1”电平的，由CD4044的真值表可知，开机加电之后R－S触发器处于“1”态，Q1输出高电平，BG1管饱和导通，BG2管截止。一旦AB线被贼切断，S处于“1”
电平，因R1处于“0”电平，结果R－S触发器置“0”态（参看真值表），BG1管截止，BG2导通，讯响器工作发出报警声。开关K是二次分布AB线的复位开关。由上述可见，分析电路时只需把握R－S触发器的特性和CD4044真值表，则图44的电路原理就一目了然。成都史为
数字电路及其应用（十三）
1999年电子报第28期
3T型触发器和定时器电路。
将R－S触发器的引出端作适当的连接，可以构成T型触发器，如图45所示。T型触发器属于双稳态电路，可作分频器。电路中的T点称触发端（又称时钟端）。当T型触发器的电源接通时，A、B端中哪个为高电平或低电平，是随机性的。一旦在触发端T输入脉冲信号时，该脉冲通过电容器C1、C2加到R、S端，由上期的与非门R－S触发器的真值表可以看出，当输入脉冲是高电平时，电路保持原状态；当输入脉冲由高电平下跳到低电平瞬间，电路被触发改变原来的状态，其输入、输出的波形如图46所示。由波形图看出，输出端与输入端的脉冲波是一种二分频作用。实用中的T型触发器电路有多种形式，如有的T型触发器带有清零端，但它们的基本功能是相同的。
在数字集成电路中，T型触发器用途很广，已介绍过的IC CD4060和CD4518产品，其内部的计数单元就是由多个T型触发器构成的串行计数器。因T型触发器有分频作用，所以可用它制作定时器。
图47是一种由CD4060、CD4518、CD4069和BG管等组成的定时器电路，其定时时间可调，最长定时可达10小时以上。电路中的各集成电路功能都已作过详细介绍，这里不作复述。定时器工作原理如下：电路通电（＋12V），因电容器C3、C2不能瞬变，开机电源信号（高电平）对IC1、IC2清零，IC26脚输出低电平，经IC3反相成高电平，该高电平驱动继电器J工作，其触点J0闭合，提供定时开始信号。电源接通后IC14060开始振荡和内部分频（14级二分频），其振荡周期T=2.2（R2＋R3）C1，振荡周期由R3可调。振荡的脉冲信号经内部分频后由3脚Q14端输出脉冲信号加到IC2CD4518（单端输入、BCD码输出）
的2脚时钟端EN（负跳变触发），该时钟信号由内部再分频从IC2的6脚Q4端输出高电平信号，该高电平经IC3－1反相后，一路信号使BG截止，继电器停止工作，J0断开定时结束；另一路信号经IC3－2反相成高电平加到IC2的1脚使CD4518停止工作（保持原状）。要第二次定时，先按动同步开关K，使IC1、IC2复位，又可开始定时。图48是CD4518输出各点波形图。
关于定时时间的设定，可调节R3.数字电路及其应用（十四）
1999年电子报第29期
4J－K型和D型触发器。J－K型和D型触发器，仍以R－S型触发器电路为主，再附加一些其它功能电路而构成，其具体电路也较复杂。不过，按照学习数字电路的方法，可不管它的内部结构，只注重其输入/输出关系。所以介绍J－K型和D型触发器时仍以它的真值表和用途为主。
为了理解各种触发器的记忆功能，这里再介绍数据的锁存概念。已介绍过的组合逻辑电路，其特点是电路的输出信号仅仅与该时刻的输入信号有关，输入信号一旦撤除，输出信号也就消失。例如在十进制—二进制的编码电路中，当手动按下单脉冲的开关时，编码电路会产生对应的编码信号（可看成数据），一旦手离开开关时，输出端复原为原状态。若需要编码器的输出信号保留住（即存储），就需要再附加触发器电路，不仅如此，在计算机电路中，为了处理多个数据，均在给定的时间（即时钟信号）
进行，这就要求各种触发器的输入端除了数据信号外，还有时钟输入信号（CP端）。时钟CP信号未到触发器的输入端时，输入端的控制信号（包括数据）均对触发器不起作用。J－K型触发器的逻辑符号和真值表见图49和附表，它有两个控制端J、K和一个时钟端CP.从附表中看出，J－K型触发器是在时钟脉冲的下降沿时，它才改变其输出状态（置“0”或置“1”态）。表中的Qn代表原状态，Qn代表与原状态相反的状态，Qn＋1代表时钟CP到达后的新状态。图50是J－K型触发器输入端的时钟信号与输出信号二分频关系时的
1999年电子报第27期
2.三态输出与非门和集成三态R－S锁存触发器。
（1）三态输出与非门。又称三态门，它与一般的与非门不同，其输入、输出除了具有与非门的功能外，还可以出现第三种状态——高阻状态（或称禁止态）。三态门的逻辑符号如图41所示，当EN端接“0”（或“1”）电平时，三态门按照与非门逻辑工作；当EN端接“1”（或“0”）电平时，三态门截止，这时若从输出端看进去，它处于高阻状态，所以称EN端为控制端（又称使能端）。在计算机电路中，常把A、B端叫做数据输入端；还把EN端接“0”（或“1”）时叫三态门的工作状态——高阻状态。至于EN端该接“1”或“0”，才能使它成高阻状态？这由给定型号集成电路的真值表而定，读者无需硬记。
在计算机（包括单片机）中，三态电路很有用处，用它可在一根导线上轮流（输入/输出）传送多个不同的数据信号或控制信号，如图42所示。通常把图中接受三个门的AB线叫做总线（又称母线）。
若令EN1、EN2和EN3分时地接“0”（或“1”）电平时，则AB、CD、EF的三组数据就会轮流地按与非门关系送到总线AB上，达到用一根总线传输（输入/输出）三组信号目的。
（2）三态R－S锁存触发器CD4044将三态输出的与非门接成R－S触发器，就构成了具有三态的锁存触发器，如集成电路CD4044.CD4044是16引脚的IC，内含4个三态R－S触发器，其引脚功能如图43所示。图中的EN端是各R－S触发器共同的三态控制端（“0”电平禁止）；S、R代表各自的R－S触发器的输入端，Q1～Q4代表各触发器的输出端，触发器的Q端均未引出。附表是CD4044的真值表。从表中看出它与上次连载中的R－S与非门触发器的真值表相比，除多了一个控制端EN外，均完全相同，只需把EN端接高电平，该IC就是含有四个R－S与非门触发器的集成电路。注意：用或非门也可以构成三态R－S锁存触发器，如集成电路CD4043.图44是用CD4044设计的报警器电路。AB线是用户设置的防盗线（用漆包线组成）。用该线把需防盗的区域围起来。图中绘出的R－S触发器是指CD4044内部电路的原理而非实际的完整电路。图中S1端通过电阻R2高电平（“1”），但由于AB线的短路使S1处于“0”电平，R1端通过电阻R1接“0”电平，EN端（三态）接高电平使CD4044按照R－S触发器的逻辑工作。电容器C是开机时，使R1端置“1”电平的，由CD4044的真值表可知，开机加电之后R－S触发器处于“1”态，Q1输出高电平，BG1管饱和导通，BG2管截止。一旦AB线被贼切断，S处于“1”
电平，因R1处于“0”电平，结果R－S触发器置“0”态（参看真值表），BG1管截止，BG2导通，讯响器工作发出报警声。开关K是二次分布AB线的复位开关。由上述可见，分析电路时只需把握R－S触发器的特性和CD4044真值表，则图44的电路原理就一目了然。成都史为
数字电路及其应用（十三）
1999年电子报第28期
3T型触发器和定时器电路。
将R－S触发器的引出端作适当的连接，可以构成T型触发器，如图45所示。T型触发器属于双稳态电路，可作分频器。电路中的T点称触发端（又称时钟端）。当T型触发器的电源接通时，A、B端中哪个为高电平或低电平，是随机性的。一旦在触发端T输入脉冲信号时，该脉冲通过电容器C1、C2加到R、S端，由上期的与非门R－S触发器的真值表可以看出，当输入脉冲是高电平时，电路保持原状态；当输入脉冲由高电平下跳到低电平瞬间，电路被触发改变原来的状态，其输入、输出的波形如图46所示。由波形图看出，输出端与输入端的脉冲波是一种二分频作用。实用中的T型触发器电路有多种形式，如有的T型触发器带有清零端，但它们的基本功能是相同的。
在数字集成电路中，T型触发器用途很广，已介绍过的IC CD4060和CD4518产品，其内部的计数单元就是由多个T型触发器构成的串行计数器。因T型触发器有分频作用，所以可用它制作定时器。
图47是一种由CD4060、CD4518、CD4069和BG管等组成的定时器电路，其定时时间可调，最长定时可达10小时以上。电路中的各集成电路功能都已作过详细介绍，这里不作复述。定时器工作原理如下：电路通电（＋12V），因电容器C3、C2不能瞬变，开机电源信号（高电平）对IC1、IC2清零，IC26脚输出低电平，经IC3反相成高电平，该高电平驱动继电器J工作，其触点J0闭合，提供定时开始信号。电源接通后IC14060开始振荡和内部分频（14级二分频），其振荡周期T=2.2（R2＋R3）C1，振荡周期由R3可调。振荡的脉冲信号经内部分频后由3脚Q14端输出脉冲信号加到IC2CD4518（单端输入、BCD码输出）
的2脚时钟端EN（负跳变触发），该时钟信号由内部再分频从IC2的6脚Q4端输出高电平信号，该高电平经IC3－1反相后，一路信号使BG截止，继电器停止工作，J0断开定时结束；另一路信号经IC3－2反相成高电平加到IC2的1脚使CD4518停止工作（保持原状）。要第二次定时，先按动同步开关K，使IC1、IC2复位，又可开始定时。图48是CD4518输出各点波形图。
关于定时时间的设定，可调节R3.数字电路及其应用（十四）
1999年电子报第29期
4J－K型和D型触发器。J－K型和D型触发器，仍以R－S型触发器电路为主，再附加一些其它功能电路而构成，其具体电路也较复杂。不过，按照学习数字电路的方法，可不管它的内部结构，只注重其输入/输出关系。所以介绍J－K型和D型触发器时仍以它的真值表和用途为主。
为了理解各种触发器的记忆功能，这里再介绍数据的锁存概念。已介绍过的组合逻辑电路，其特点是电路的输出信号仅仅与该时刻的输入信号有关，输入信号一旦撤除，输出信号也就消失。例如在十进制—二进制的编码电路中，当手动按下单脉冲的开关时，编码电路会产生对应的编码信号（可看成数据），一旦手离开开关时，输出端复原为原状态。若需要编码器的输出信号保留住（即存储），就需要再附加触发器电路，不仅如此，在计算机电路中，为了处理多个数据，均在给定的时间（即时钟信号）
进行，这就要求各种触发器的输入端除了数据信号外，还有时钟输入信号（CP端）。时钟CP信号未到触发器的输入端时，输入端的控制信号（包括数据）均对触发器不起作用。J－K型触发器的逻辑符号和真值表见图49和附表，它有两个控制端J、K和一个时钟端CP.从附表中看出，J－K型触发器是在时钟脉冲的下降沿时，它才改变其输出状态（置“0”或置“1”态）。表中的Qn代表原状态，Qn代表与原状态相反的状态，Qn＋1代表时钟CP到达后的新状态。图50是J－K型触发器输入端的时钟信号与输出信号二分频关系时的
上一页 [1] [2] [3] [4] [5] [6] [7] 下一页
文章转载请注明来源于：汕头自考网
网友评论
|
|
